· 19 日本国特許庁(JP)

(1)特許出願公開

⑫ 公 開 特 許 公 報 (A) 平2-110792

®Int. Cl. ⁸

識別記号

庁内整理番号

個公開 平成 2年(1990) 4月23日

G 06 F 15/78 5 1 0 3 4 0

7343-5B 7368-5B

審査請求 未請求 請求項の数 5 (全7頁)

毎発明の名称

マイクロコンピユータ

顧 昭63-264555 ②特

功

忽出 願 昭63(1988)10月20日

@発明 老 大阪府守口市京阪本通2丁目18番地 三洋電機株式会社内

の出 願 人 三洋電機株式会社 大阪府守口市京阪本通2丁目18番地

弁理士 西野 外1名 20代 理 人 卓嗣

1. 幕明の名称

マイクロコンピュータ

2.特許請求の範囲

- (1) プログラムを固定的に記憶するプログラム ・メモリを内蔵するマイクロコンピュータに於い て、リセット端子とテスト端子に接続されたモー ド設定回路を設け、前記リセット端子とテスト端 子に外部から印加されるレベルの組み合わせ判別 により3種以上のモードが設定されることを特徴 とするマイクロコンピュータ。
- (2) テスト娘子のレベルの変化およびテスト嬢 子の初期レベルの判別により複数のモードが設定 される鯖水項1記載のマイクロコンピュータ。
- (3) リセット端子電圧およびテスト端子電圧を 弁別するそれぞれの比較器と、それぞれの比較器 出力を入力する排他オアゲートと、リセット嫡子 電圧を弁別する比較器の反転出力とテスト端子電 圧を弁別する比較器出力のアンド論理によりセッ トされるフリップフロップからなり、前記辞他オ

アゲートにより内部ロムと外部ロムが選択され、 前記掛他オアゲートとフリップフロップ出力のオ ア論理信号によりプログラム・カウンタのデータ がポートに選択出力される請求項1記載のマイク ロコンピュータ。

- (4) テスト編子レベルおよびテスト端子の初期 レベルに基づいて内部ロム・データと外部ロム・ データを命令レジスタに選択入力する手段、テス ト蝎子レベルに基づいてPCデータをポートに選 択出力する手段、およびテスト端子の初期レベル に基づいて命令レジスタのデータをポートに選択 出力する手段を備える請求項1記載のマイクロコ ンピュータ.
- (5) テスト端子をリセット端子に接続すること によりモードの1つが選択されることを特徴とす る臍求項1記載のマイクロコンピュータ。
- 3 . 発明の詳細な説明
 - (4) 産業上の利用分野

この発明は外部メモリ・モード、内部メモリ・ モードおよびテスト・モード等の設定を単一の嶋 子により行うことが可能なワンチップマイクロコ ンピュータに関する。

(ロ) 従来の技術

プログラム・メモリをマスク・ロムとして内 するワンチップマイクロコンピュータ(以下ーオンピュータと称する)はパワーオンピュータと称すると開始する。 によりプログラム・メモリの実行を開始プログラム・メモリの正しくクロングラム・メモリが正しくクロンログラム・メモリのないはマイクロのを記憶しているかが正常に動作をするかというのといるのである。また、プログラム・メビュータの指摘を対している。また、プログラム・メーリおよびデータ・メモリの拡張が可能場合を要となる。

これら3~4種のモードを設定するため、これまでに内部ロム・モードと外部ロム・モードを切り替え制御する蝸子と、実行モードとテスト・モードとを切り替え制御する蝸子の2つの蝸子を備えるマイクロコンピュータ、あるいは単一のテ

- 3 -

号の入力により複数のモードが設定されるよう作 用する。

(4) 実施例

第1図はこの発明の一実施例のプロック図であり、(1)はマイクロコンピュータ本体、(2)はプログラム・カウンタ(以下、PCと称する)、(3)は内部ロム、(4)は命令レジスタ、(5)は命令デコーダ、(6)は初期化回路、(7)は初期化回路(6)に翻御信号を出力すると共に各種のモードを設定するモード酸定回路、(8)は内部バス、(9)はリセット場子、(10)はテスト鳴子、(11)~(13)はポート、(14)は外部ロムである。なお、マイクロコンピュータ本体(1)の外部回路は一接続例を示している。

以下、第2図のダイミング・チャートを参照してモード別に説明する。

(1) 内部ロム実行モード:テスト端子(10) を接地した状態でパワーオン・リセットが行われると、内部ロム(8)の命令が実行される。タイミング・チャートを第2図(a)に示す。

スト端子を3値入力(例えば0V,6V,10 V)とし、テスト端子のレベルにより3種のモードを設定するマイクロコンピュータが知られているが、前者は制御端子が増加することによりポート数が制限される欠点を有し、後者は特殊な入力レベルを持つ回路が必要になると共に高耐圧化が必要となる欠点を有している。

(n) 発明が解決しようとする課題

この発明はこのような点に鑑みてなされたものであって、単一のテスト蝸子により複数のモードを設定することが可能なマイクロコンピュータを提供することにある。

(二) 課題を解決するための手段

この発明は、リセット端子のレベルとテスト端子のレベルの組み合わせ判別、あるいはテスト端子のレベルの変化およびテスト端子の初期レベルの判別により3種以上のモードが設定される点を特徴とする。

(*) 作 用

上記構成は、単一のテスト蝸子への極普通の信

- 4 -

"し"レベルTESTを入力する入力パッファ CPaの"L"レベル出力TEST'がモード設定 回路(7)に入力されると、アンドゲートAN」およ びAN」がオフし、インパータIN」により反転さ れた*TESTは"H"レベルとなる。また、リ セット端子電圧RBSが立ち上がり、時間Tュに 入力パッファのスレッショルド電圧 V ...になる と、入力パッファCP,は"H"レベルの*RES! を出力する。この*RBS'をインバータIN:に より反転したRBSは時間T*以降"L"レベル となり、アンドゲートAN,およびAN,をオフす る。そして、このRBSと*TBSTを入力する アンドゲートAN1の出力RSTはVooの立ち上 がる時間T」に立ち上がり、時間T」で立ち下が る。このRSTはRSフリップフロップFFのリ セット端子に入力され、RSTの立ち上がりエッ ジにてこれをリセットし、そのQ出力を *H* レ ベルとする。さらに、このQ出力を入力するオア ゲートORのPCINT出力を"H"レベルとす る。"H"レベルのPCINTはアンドゲートA

N·をオンし、インバータIN·により倒御される アンドゲートAN·をオフする。さらに、RST は初期化回路(6)にも入力されており、初期化回 路(6)はRSTが所定時間"H"レベルを離続す ると、PSW,PC,レジスタ類を初期化する。

一方、*RES'と"L"レベルのTBST'が 入力される排他オアゲートBORの出力IRIN Tは*RBS'が"L"レベルである時間Ti~T。 には"L"レベルであり、時間T。以降は"H" レベルとなる。そこで時間T。以降は"H"レベ ルのIRINTにより、アンドゲートAN。はオ ンし、インバータIN。により制御されるアンド ゲートAN。はオフする。

したがって、時間 T 1 にマイクロコンピュータが初期化されると、 P C (2)によって 0 番地から 順に内部ロム(3)がアクセスされ、その命令がア ンドゲート A N 1、命令レジスタ(4)を介して命令 デコーダ(5)に転送され、実行される。

(2) 内部ロム競出しモード: リセット端子(9)を接地すると共にテスト編子(10)に"H"レ

・リセットが行われると、所定のポートからPCデータが出力され、それによりアクセスされる外部ロム(14)の命令が実行される。そのタイミング・チャートを第2図(c)に示す。

- 7 -

さて、時間T』にはマイクロコンピュータは初期化が終了し、内部クロックに基づいて動作を開始する.しかし、時間T』にはマイクロコンピュータは散クロックからなる命令サイクルの1クロック目の、例えばPC(2)のデータを図示しないP

ベルを与えることにより、内部ロム(3)のデータ がポート出力される。タイミング・チャートを第 2 関(b)に示す。

TBST端子(10)が"H"レベルであるため入力バッファCP』の出力TBST'が"H"レベルとなり、またリセット増子(0)の接地によりRBSおよび*RBS'が"L"レベルとなる。そこで、*RBS'を入力するインバータIN」の出力.RBSが"H"レベルとなり、RBSとTBST'とを入力するアンドゲートAN』は"H"レベルのROMRD信号を出力する。ROMRDが"H"レベルになると、命令デコーダ(5)のデコードが禁止されると共にアンドゲートAN』をオンする。さらに、図示しない制御回路によりPC(2)により0番地から順に内部ロム(3)がアクセスされ、内部ロム(3)の全てのデータがデコードされることなく、命令レジスタ(4)、内部バス(8)を介して所定のボート(13)に出力する。

(8) 外部ロム実行モード:テスト端子(10) をリセット端子(9)に接続した状態でパワーオン

- 8 -

Cレジスタにセットし、PC(2)のデータを+1 する動作をしている。そこで、*RES'とTES T'を入力する排他オアゲートBORがT。一T。 間で"H"レベルのIRINTを出力しても、現 実的にはIRINTは"L"レベルと考えること ができる。そして、"L"レベルのIRINTに よりアンドゲートAN。がオフし、インバータI N。により調御されるアンドゲートAN。がオンする。

また、インバータIN*の反転*RBS'とTBST'が入力されるアンドゲートAN*はT*-T*
関で"H"となるパルスを出力し、RSフリップフロップドドをセットする。これによりその同出力が"L"となり、オアゲートORの出力PCINTが時間T*以降"L"レベルとなる。そして、"L"レベルのPCINTによりアンドゲートAN*がオフし、インバータIN*により制御されるアンドゲートAN*がオンする。

したがって、時間 T 。に初期化が終了し、時間 T 。に P C (2)のデータが時間 T 。に アンドゲート AN_a を介してポート(11)に出力される。そして、それにより外部DA(14)が D 番地から取にアクセスされ、その命令がポート(12)、アンドゲート AN_a 、命令レジスタ(4)を介して命令デコーダ(5)にセットされ、実行される。

(4) 外部命令印加テスト・モード:テスト 蝎子(10)を接地した状態でパワーオン・リセット し、しかる後にテスト蝎子(10)を"H"レベルと することにより、PC(2)のデータに無関係なテスターの命令を実行する。そのタイミング・チャートを第2関(d)に示す。

TBST'が*RBSに遅れて立ち上がることにより、インパータIN。の反転*RBSとTBST'を入力するアンドゲートAN。は"H"レベルを出力することがない。そこで、RSフフリップフロップFFはRSTの立ち上がりによりリセットされたままであり、そのQ出力は離鏡的に"H"レベルとなる。一方、TBST'と*RBSを入力する排他オアゲートBORの出力IRINTはTBST'の立ち上がる時間T。以降は"L"レベル

-11-

0)のレベルが ° L ° から " H " に変化するすることより各種モードを判別する。以下モード別に説 朋する。

(1) 内部ロム実行モード:テスト端子(10) が接地された状態でパワーオン・リセットすることにより内部ロムが実行される。そのタイミング・チャートを第4図(a)に示す。

Dフリップフロップドド」はシステム・クロックのポジティブ・エッジにてRST"H"をラッチする。すなわち、Dフリップフロップドド」はVppのポジティブ・エッジを1システム・クロック遅延する。このQ出力はDフリップフロップドド」は入力されており、フリップフロップドド」のQ出力の立ち上がりてフップフロップドド」のQ出力の立ち上がりでラッチする。入力バッファCP。の出力TBST、は離鏡的に"L"レベルであり、フリップフロップドド」により"L"レベルが保存されるとに"L"レベルのROMRDを出力する。また、TBST'を反転するインバータIN」は"H"レベ

Łto.

そこで、テスト館子(10)の立ち上げ後、テスター(図示せず)より命令をポート(12)に出力することによりその命令が、アンドゲートAN。、命令レジスタ(4)を介して命令デコーダ(5)にセットされ、実行される。

各モード時の真理値を下衷に示す。

| | T B S T | R B S | R S T | IRINT | PCIZE | ROMRD |
|--------|---------|-------------|-------------|-------|-------|-------|
| リセット | L | L | н | ı | 1 | L |
| 内部ロム実行 | L | н | L | H | H | L |
| 内部ロム競出 | H | L | L | H | H | Н |
| 外部ロム実行 | L → H | н | L | L | H | L |
| 外部命令印加 | RES | H | L | L | L | L |

・続いて第3図を参照してモード設定回路の変形 例を説明する。

このモード設定回路は、テスト蝿子(10)のレベルがRSTの立ち上がり時に『H"レベルであるか、"L"レベルであるか、およびテスト蝿子(1

-12-

ルを出力し、オアゲートOR.,を介して"H"レベルのIRINTおよびPCINTを生成する。

(2) 内部ロム読出しモード:テスト蝸子(10)を"H"レベルとした状態でパワーオン・リセットすることにより、内部ロム(3)のデータがポート出力される。タイミング・チャートを第4 図(b)に示す。

リセット時にテス蝎子(10)が"H"レベルであるため、ROMRDを生成するDフリップフロップFF。は"H"レベルのTEST'をラッチし、"H"レベルのROMRDを生成する。そして、これを入力するオアゲートOR」により"H"レベルのIRINTおよびPCINTを生成する。

(3)外部ロム実行、外部命令印加モード:テスト端子(10)をリセット端子(9)に接続した状態でパワーオン・リセットが行われると、所定のポートからPCデータが出力され、それによりアクセスされる外部ロム(14)の命令が実行される。そのタイミング・チャートを第4回(c)に示す。

DフリップフロップFF.はテスト端子(10)の

初期レベル "L" をラッチしており、ROMRDは "L"レベルである。入力バッファCP」、CP』の関値 V...、V...は V...、> V...に設定されており、RBS が立ち上がると、時間T』で入力バッファCP』がオンし、これに遅れる時間T。で入力バッファCP』がオンする。したがって、インバータ IN」の出力は初期化が終了する時間T。以前の時間T」に "H"レベルから "L"レベルに変化する。これにより、オアゲートORは、"L"レベルのIRINTおよびPCINTを生成する。

変形例の各モード時の真理値を下衷に示す。

| | TBST | I RES | RST | IRINT | PCINT | ROMRD |
|------------------|------|-------|-----|-------|-------|-------|
| りセット | L | L | H | 1 | - | L |
| 内部ロム実行 | L | н | L | H | H | L |
| 内部ロム説出 | Н | H | L | н | H | H |
| 外部ロム実行 外部命令印加 | RES | H | LL | L | L | ıı |

(+) 発明の効果

以上述べたように、この発明によれば単一のテ

スト 編子を 備えるのみで、しかも無普通の信号の 入力により複数のモードを設定し得るマイクロコ ンピュータを提供することができる。

4.関面の簡単な説明

第1 図はこの発明の一実施例のプロック図、

第2図(a),(b),(c),(d)は、それぞれ内部ロム実行時、内部ロム競出し時、外部ロム実行時および外部命令印加時のタイミング・チャート、

第3回はモード設定回路の変形例のブロック 図、


第4図(a),(b),(c)は、それぞれ変形例の内部ロム実行時、内部ロム競出し時、外部ロム実行時および外部命令印加時のタイミング・チャートである。

(1)…マイクロコンピュータ、 (2)…ブログラム・カウンタ、 (3)…内部ロム、 (4)…命令レジスタ、 (5)…命令デコーダ、 (6)…初期化回路、 (7)…モード設定回路、 (8)…内部バス、(14)…外部ロム。


- 15-

-16-







第 2 図(a)




第 2 図(c)




第 2 図(d)




第 3 図



第 4 図 (a)



第 4 図(b)



第 4 図(c)

